基於 gm/Id 法之高增益 CMOS 運算放大器

📘 關於此專題架構 (Architecture Note)

本設計採用 **PMOS 差動輸入級** (Stage 1)，其優點在於 PMOS 之 1/f 雜訊 (Flicker Noise) 較低，適合高精密類比電路。 第二級為互補的 **NMOS 共源極放大器** (Common Source)。

設計方法採用現代的 **gm/Id 方法學** (而非傳統平方律)，透過控制操作區間 (Inversion Level) 來獲得最佳的轉導效率與頻寬平衡。